2026 年 11 月 27 日

報道関係者　各位

会社名　　レーザーテック株式会社
代表者名　代表取締役社長執行役員 仙洞田 哲也
（コード：6920　東証プライム市場）
問合せ先　執行役員 横川 久
（TEL.045-478-7111）

新製品 Die to Wafer 積層プロセス向け D2W オーバーレイ測定装置 OLIC シリーズを発表

【概　要】

この度、レーザーテックは、先端パッケージングの Die to Wafer 積層プロセス向け D2W オーバーレイ測定装置 OLIC シリーズを製品化いたしました。本製品は、Die to Wafer 積層プロセスにおいて Wafer から切り出したチップ（Die）を別の Wafer 上に貼り合わせ積層する際にアライメントマークを高速かつ高精度に測定することで、積層プロセスの高品質化に貢献します。

【内　容】

積層技術の進化に伴い、Die to Wafer 積層プロセスが様々な半導体デバイスに適用されています。Wafer to Wafer 方式※1では、スクライブライン上に比較的大きなアライメントマークを配置できるため、透過光を用いたオーバーレイ測定が可能でした。一方、Die to Wafer 方式※2では、ダイシングプロセス後に積層を行うためスクライブラインが存在せず、チップ内にアライメントマークを配置する必要があり、マークの小型化が求められます。さらに、アライメントマークの下層にも実デバイスが存在し、透過光が使えないため、反射光のみで再現性の高い測定が求められます。

OLIC は、IR 光源を採用することで Si Wafer を透過してターゲット Wafer 側のアライメントマークからの反射光を検出します。本来、IR 光源を使用すると解像度やコントラストが低減しますが、当社独自の光学系により、微小なマークに対しても高解像度・高コントラストの画像取得と高スループットを両立しています。これにより、Die to Wafer 積層プロセスにおける位置合わせ精度の管理とプロセスの最適化に貢献します。

レーザーテックは、今後も先端半導体パッケージングにおけるお客さまのニーズに応える独自の検査・計測ソリューションを提供し、半導体製造プロセスの品質改善と歩留まり向上に貢献してまいります。

※1　Wafer to Wafer 方式：ウェハ同士を貼り合わせて積層する方式

※2　Die to Wafer 方式：ウェハから切り出したチップ（ダイ）を、別のウェハ上に貼り合わせて積層する方式

【特　長】

- Si Wafer 下層のアライメントマークの座標を高精度に測定
- 微小なアライメントマークでも、高い測定再現性と高スループットを両立

【用　途】

- Die to Wafer 積層プロセスにおけるオーバーレイ測定



D2W オーバーレイ測定装置 OLIC シリーズ

お問い合わせ先
〒222-8552　横浜市港北区新横浜 2-10-1
レーザーテック株式会社　　第 1 ソリューションセールス部　雨宮　恭平
TEL：045-478-7337
E-mail：sales@lasertec.co.jp